8086 ve PIC’den sonra bu uygulamada S3E SK yı kullanarak bir karaşimşek efekti uygulaması yapacağız. Sanırım karaşimşek efekti yapma olayı takıntı haline geldi.

B- Uygulama:

Teknik olarak bundan önceki fpga uygulamalarına yeni bir şey katmadığından burada fazla açıklama yapmayacağım. Daha doğrusu açıklama yapmayacağım :D. Aşağıda uygulamanın vidyosunu, kodları ve proje dosyasını bulabilirsiniz.

Tavsiyem öncelikle vidyoyu izledikten sonra bu uygulamayı yapmayı bir denemenizdir. Sorun yaşarsanız kodlara bakabilirsiniz. Hala sorun yaşıyorsanız proje dosyasını bilgisayarınıza indirip bir de öyle deneyin.

C – Kod (Verilog):

  1. `timescale 1ns / 1ps
  2. module ana(SAAT,LED);
  3. // Girdi-Çıktı kapıları
  4. input SAAT;
  5. output [7:0] LED;
  7. // Yazmaçlar
  9. reg [24:0] saat_sayac;
  10. reg [7:0] ledler;
  11. reg yon;
  13. initial begin // İlk değerleri yazmaçlara ver
  14. ledler <= 8’b00000001;
  16. saat_sayac <= 25’b0000000000000000000000000;
  17. end
  19. always @ (posedge SAAT) begin
  20. if( saat_sayac == 25’b1011111010111100001000000)
  21. begin
  22. if(yon == 1’b0) begin // Sola kaydır
  24. if(ledler == 8’b10000000) begin
  26. ledler <= ledler >> 1;
  28. yon <= 1’b1;
  30. saat_sayac <= 25’b0000000000000000000000000; // Sayacı sıfırla
  32. end
  33. else begin
  35. ledler <= ledler << 1;
  37. saat_sayac <= 25’b0000000000000000000000000; // Sayacı sıfırla
  38. end
  40. end
  41. else begin // Sağa kaydır
  42. if(ledler == 8’b00000001) begin
  44. ledler <= ledler << 1;
  46. yon <= 1’b0;
  47. saat_sayac <= 25’b0000000000000000000000000; // Sayacı sıfırla
  48. end
  49. else begin
  51. ledler <= ledler >> 1;
  53. saat_sayac <= 25’b0000000000000000000000000; // Sayacı sıfırla
  55. end
  56. end
  57. end
  58. else begin
  59. ledler <= ledler;
  60. saat_sayac <= saat_sayac + 25’b0000000000000000000000001; // Sayacı 1 arttır
  62. end
  63. end
  65. assign LED = ledler;
  67. endmodule // modülü sonlandır

D- UCF Dosyası:

  1. NET “SAAT” LOC = “C9” | IOSTANDARD = LVCMOS33 ;
  2. NET “SAAT” PERIOD = 20.0ns HIGH 40%;
  4. NET “LED<7>” LOC = “F9” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  6. NET “LED<6>” LOC = “E9” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  7. NET “LED<5>” LOC = “D11” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  9. NET “LED<4>” LOC = “C11” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  10. NET “LED<3>” LOC = “F11” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  12. NET “LED<2>” LOC = “E11” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  13. NET “LED<1>” LOC = “E12” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;
  15. NET “LED<0>” LOC = “F12” | IOSTANDARD = LVTTL | SLEW = SLOW | DRIVE = 8 ;

E- Proje Dosyası (Xilinx ISE):

İndirmek için tıklayınız.

Elinizdeki FPGA kitine göre kodda bazı değişiklikler yapmanız gerekebilir.

F- Vidyo:

Vidyo 1